211service.com
Comment les transistors tridimensionnels sont passés du laboratoire à la fabrique
La nouvelle conception de transistor tridimensionnel d'Intel, annoncée en début de semaine, est l'aboutissement de plus d'une décennie de travaux de recherche et développement qui ont commencé dans un laboratoire de l'Université de Californie à Berkeley en 1999.
Dans la nouvelle conception d'Intel, le canal de silicium est surélevé comme une ailette, de sorte que la porte le contacte des trois côtés. (Grand graphique page suivante.)
Les transistors de 22 nanomètres, qui, selon Intel, rendront les puces 37% plus rapides et deux fois moins gourmandes en énergie, seront utilisés pour chaque élément des puces à l'échelle de 22 nanomètres de la société, y compris les circuits logiques et de mémoire. Les processeurs qui utilisent les transistors à trois grilles ont été démontrés dans des systèmes fonctionnels, et la société commencera la production en série au second semestre de cette année. On ne sait pas exactement comment les fabricants d'appareils tireront parti des puces, mais elles permettront probablement une meilleure autonomie de la batterie et une plus grande sophistication pour les appareils portables, ainsi qu'un traitement plus rapide pour les ordinateurs de bureau et les serveurs.
Intel s'est tourné vers la nouvelle conception parce que les conceptions existantes ont commencé à se heurter à un obstacle aux performances. Les transistors conventionnels sont constitués d'une structure métallique appelée grille montée sur un canal plat de silicium. La grille contrôle le flux de courant à travers le canal d'une électrode de source à une électrode de drain. Avec chaque génération de puces, le canal est devenu de plus en plus petit, permettant à des entreprises comme Intel de fabriquer des puces plus rapides en intégrant plus de transistors. Mais il est devenu plus difficile pour la porte de couper complètement le flux de courant. Les transistors qui fuient qui ne s'éteignent pas complètement gaspillent de l'énergie.
Les transistors à trois grilles utilisent des canaux de silicium rectangulaires qui dépassent de la surface de la puce, permettant à la grille de contacter le canal sur trois côtés, au lieu d'un seul. Ce contact plus intime signifie que la grille peut désactiver presque complètement le transistor, même à l'échelle de 22 nanomètres, ce qui est responsable des gains d'efficacité énergétique des nouvelles puces d'Intel. Il est également possible de fabriquer des transistors à trois grilles avec plus d'un canal de silicium connecté à chaque grille afin d'augmenter la quantité de courant pouvant traverser chaque transistor, permettant des performances plus élevées.
Multimédia
Loi de Moore : L'histoire des transistors en images.
Briefing : Microprocesseurs
Chronologie du développement du microprocesseur.
Intel n'a pas inventé cette conception de transistor, mais la société est la première à la mettre en production. Si l'entreprise s'en était tenue aux transistors planaires lors du passage des transistors de 32 à 22 nanomètres, les puces auraient démontré des gains d'efficacité et de performances de 20 à 30 %, selon un analyste de l'industrie. Linley Gwennap . Il y avait eu des spéculations selon lesquelles la société utiliserait la nouvelle conception de transistor pour les éléments de mémoire et non pour la logique, et n'éliminerait donc pas complètement les transistors planaires. En utilisant la technologie tri-gate à la fois pour la mémoire et la logique, dit Gwennap, Intel est vraiment en train de grimper pour les clôtures et constate une nette amélioration des performances, ce qui pourrait être un énorme avantage par rapport à ses concurrents.
Monter : Dans un transistor conventionnel (à gauche), une grille montée sur le dessus contrôle le flux de courant électrique à travers un canal de silicium plat en dessous. Dans la nouvelle conception d'Intel (à droite), le canal de silicium est surélevé comme une ailette, de sorte que la porte le contacte des trois côtés. Cela permet un meilleur contrôle du flux de courant à travers le canal et réduit les fuites de puissance.
Ces transistors tridimensionnels ont été imaginés et construits pour la première fois par trois chercheurs de l'Université de Californie à Berkeley, à la fin des années 1990, en réponse à un appel de l'Agence des projets de recherche avancée de la défense des États-Unis pour des conceptions qui permettraient aux transistors d'évoluer en dessous de 25 nanomètres, un ordre de grandeur plus petit que ceux en production à l'époque. Chenming Hu a rédigé les spécifications techniques du nouveau transistor lors d'un voyage en avion au Japon en 1996. Un groupe de Berkeley composé de Hu, Jeffrey Bokor , et Tsu-Jae le roi Liu a fabriqué pour la première fois ces transistors, qu'ils ont appelés FinFET, en 1999.
Ce fut un succès instantané, dit Hu. L'université a choisi de rendre la propriété intellectuelle dans le domaine public au lieu de la breveter ; alors que les chercheurs de Berkeley continuaient d'affiner les conceptions, Hu a présenté le travail à plusieurs sociétés, dont Intel. En 2002, le FinFET et un deuxième design Berkeley, connu sous le nom de silicium sur isolant, étaient les dispositifs privilégiés par le Feuille de route technologique internationale des semi-conducteurs que les technologies susceptibles de répondre aux besoins de l'industrie dans les 15 prochaines années. Mais chez Intel, au moins, FinFET a devancé la deuxième conception, qui repose sur l'ajout d'une très fine couche de silicium à un transistor. Jusqu'à il y a environ deux ans, les entreprises qui fabriquaient des plaquettes de silicium n'étaient pas en mesure de rendre la couche active suffisamment mince. entreprise française Soitec peut désormais fabriquer les plaquettes nécessaires pour cette conception alternative, et Hu dit que les concurrents d'Intel pourraient à un moment donné l'adopter.
Il a fallu environ une décennie pour que la conception prometteuse de l'appareil en trois dimensions sorte du laboratoire et en production. Intel n'a pas divulgué beaucoup de détails sur les mises à niveau fabuleuses nécessaires pour fabriquer les nouveaux transistors, mais sur la base du fait qu'aucun nouveau matériel ou machine n'est apparemment requis - et l'augmentation marginale du coût de production de 2 à 3 % promise par l'entreprise — les changements semblent mineurs. La société a déclaré que la fabrication des canaux tridimensionnels n'impliquait qu'une étape de gravure supplémentaire.
Hu dit que les chercheurs de Berkeley ont décidé dès le départ que leur nouvelle conception devrait être compatible avec l'infrastructure existante de l'industrie, et cela s'est avéré être le cas. Selon Hu, le principal obstacle à la préparation de la technologie pour la production en volume était probablement la fiabilité : maîtriser les dimensions du canal très mince alors que des milliards d'entre eux doivent être fabriqués sur chaque plaquette.
Hu dit que le groupe de Berkeley a conçu ces transistors de manière à ce qu'ils n'obligent pas les concepteurs de circuits à reconcevoir complètement les architectures des puces. C'est en partie la raison pour laquelle Intel peut sortir des produits si rapidement. Le groupe de Hu travaille depuis cinq ans sur des outils de simulation de circuit pour les transistors à trois grilles.
Pourtant, les concepteurs de circuits voient de nouvelles opportunités qui pourraient s'ouvrir avec ces transistors. Ils offrent de nouvelles façons de régler le comportement des portes individuelles, ce qui donne aux concepteurs de nouveaux boutons avec lesquels jouer afin d'améliorer encore l'efficacité énergétique et la fiabilité, explique Subhasish Mitra , professeur de génie électrique et d'informatique à l'Université de Stanford. Voir un tout nouveau transistor entrer en production en série en l'espace d'une décennie environ est un signe encourageant que l'industrie n'est pas périmée et que de bonnes idées technologiques peuvent encore sortir des laboratoires universitaires, ajoute Mitra.